由于转了白云的出站，老天果然口水了-_-|| 好好的天竟然下起了阵雨。

毕设从迷茫期进入第二个阶段–相持。已经知道自己要做什么了，也知道手头上可以利用的工具有哪些，剩下的就是需要去熟练使用这些工具来完成自己的目标。

安腾（Itanium）是个相当复杂的处理器架构，显然我不可能一步就将其实现，特别是在我对LSE还十分不熟悉的情况下。所以我计划分四步走：

• S1,熟悉LSE，实现一个简单的自定义的CPU模拟器，可以执行简单的自定义指令。这一块有TomansoluDLX这个例子做榜样，是可以完成的。
• S2，对安腾流水线进行初步建模，不处理某些Corner Case。
• S3，对流水线进行完整建模，实现正确的指令行为。
• S4，对存储体系结构进行建模，实现完整的体系结构模拟。由于单纯从CPU内部出发已经很难找到大规模提高系统性能的突破口。于是安腾II把设计重点转移到以Cache为核心的存储结构上来。准确的模拟Cache行为是LSE建模的重点之一。

时间安排上，S1大约要2周，在这两周内同时还要渗入S2中的任务–重读《安腾II处理器参考手册》（Intel Itanium 2 Processor Reference Manual ）S2两周，S3一周，S4一周。合起来一个半月，也就是说必须在4月底完工。这个时间实在太紧张了！估计S1可能比预计短，S2比预计长，总体却不可能比一个半月短了。项目答辩貌似是在六月初，五月份的时间却是用来写论文的，好吧好吧，三月、四月，豁出去了，虽不能至，吾勉为之！

今天干了些啥呢？粗看了一通TomansoluDLX的源码，分析了IA64 Simulator的源码，企图打通建立安腾模拟器的思路。

对LSE中自带的IA64 Simulator导师的理解应该也还不是十分清晰。通过分析它提供给LSE的接口来看，它只提供了几个粗略步骤，而没有提供Detailed Step Interface。我们到底需要那些Detailed Step Interface不呢？这个我还不完全确定，脑袋有点浆糊…如果仅仅用接口提供的那几个就可以搞定，那就绝妙了…可能么？我不住地怀疑ing怀疑……

————其他———–

（1）

今天收到2个坏消息，Buou同学考研挂掉了，冯德旭兄弟考Tsinghua也挂掉了，都是跨专业。

黄高那帮常有来往的兄弟姐妹中基本都保研了，Buou玩的太多保不了这个倒是在意料之中，啥事都是有个因果的。但是我对她考研还是比较有信心的，不想，也挂了，sigh……

Anyway，小样最大的资本是年轻，比我这等叔字辈的能折腾。只是希望好好反省下自己在大学走过的路，如果能吸取些教训，也未尝不是好事。然后，我最不爽那中不断给自己找退路且不断后退的人，下一步打算干啥？希望这次好好做，认准了就努力做下去，迷迷糊糊地做事，你就等着后悔吧！

（2）

麦麦告诉我，黄山涨价了……